摘要
本文引用地址：
本文介绍了一种在FPGA中实现的增强型正交频分复用调制器设计，它使用了逆FFT模式的莱迪思快速傅立叶变换（FFT）Compiler IP核和莱迪思有限脉冲响应（FIR）滤波器IP核。该设计解决了在没有主控制器的情况下生成复杂测试模式的常见难题，大大提高了无线链路测试的效率。
通过直接测试模拟前端的JESD204B链路，OFDM调制器摆脱了对主机控制器的依赖，简化了初始调试过程。该设计可直接在莱迪思FPGA核中实现，从而节省成本并缩短开发周期。
该调制器的有效性验证中使用了Avant-X70 Versa评估板，通过莱迪思JESD204B IP接口链路，与亚德诺半导体（ADI）的5G射频前端评估板ADRV9029进行了互操作性测试。
总之，本文介绍了一种集成了莱迪思FIR和iFFT IP核的新型OFDM调制器设计，简化了无线链路验证，降低了成本，缩短了开发时间。
1、引言
正交频分复用（OFDM）是许多无线和有线通信系统，特别是5G和Wi-Fi 4/5/6/7标准中使用的一项关键技术。OFDM以其频谱效率高、抗信道衰落的稳健性和灵活性而著称。
本文介绍了一种增强型解决方案来解决这些系统中遇到的一个常见问题：对复杂测试模式的需求，而这些模式在没有主控制器的情况下很难生成。本文介绍了OFDM调制器的设计和实现。这种功能对无线链路测试特别有用。该设计通过集成莱迪思FPGA优化的快速傅里叶变换（FFT）Compiler IP核（逆FFT模式）和有限脉冲响应（FIR）滤波器IP核实现开发。这一方案替代了此前采用HDL Coder生成FIR滤波器和逆FFT模块的方法，但后者仍不失为一种有效且可靠的解决方案。
莱迪思FFT Compiler IP核提供正向和逆向FFT模式，可配置FFT点数及实现模式，确保信号处理的灵活性和效率。在本设计中，使用了逆向模式FFT Compiler IP核。莱迪思FIR滤波器IP核使用莱迪思器件中的高性能数字信号处理（DSP）模块来实现。它提供可配置的输入数据、系数和输出数据宽度，支持各类广泛的应用。
本文还讨论了在无线链路初始启动过程中遇到的一个常见问题：缺少主控制器而无法将OFDM模式输入FPGA。如果要使用主机提供OFDM模式，就必须在FPGA和主机之间建立匹配的接口，如PCIe，并在无线链路测试开始前提供执行测试所需的主机软件。这一过程不仅耗时长、效率低，而且在出现问题时调试难度大。
为了进一步强化测试过程，本文使用莱迪思AvantTM-X70 Versa板通过JESD204B IP链路，展示了与ADI 5G射频前端ADRV9029评估板的互操作性。ADRV9029是专为5G应用设计的四通道宽带射频收发器。该设置展示了调制器生成OFDM模式和验证无线链路的能力，无需依赖主机，显著提高了测试的效率。
凭借集成了莱迪思FIR和iFFT IP核的OFDM调制器，我们现在可以更有效、更高效地验证FPGA无线链路。
2、使用FIR和iFFT IP的OFDM调制器设计
2.1. 设计细节
OFDM调制器设计利用了各种设计技术、工具和莱迪思IP核，包括MATLAB®、iFFT、FIR和手动编码RTL。图1显示了OFDM调制器设计数据路径的高层级框图。采用FIR的OFDM调制器发送链彰显了该调制方案在5G通信系统中的优势。
图1.调制器设计框图
图1中不同的颜色区分了不同的实现方法：深灰色 ：MATLAB生成的符号输入FPGA ROM
黄色 ：使用莱迪思IP核实现的模块
浅灰色 ：使用手动编码的Verilog实现的模块
蓝色 ：使用频谱分析仪绘制频谱图以进行验证
2.2. OFDM模式生成
OFDM模式发生器不断重复并输出相同的OFDM符号及其循环前缀。一组随机调制符号在MATLAB中预先生成、处理并存储在FPGA ROM中。ROM内容被读入后续模块，包括iFFT IP、循环前缀模块和FIR IP，形成OFDM模式，并生成IQ数据馈送至射频前端。下表显示了设计中使用的OFDM模式系统参数。
表1. OFDM模式系统参数
2.3. 独特功能和优势
集成式设计：用户可以直接在FPGA核中实现这一设计，无需借助外部设备。
成本和时间效率：这种设计减少了购买或借用外部设备以及建立复杂测试系统所需的成本和时间。
全面验证：开发者可通过FPGA中的JESD204B IP核建立连接，并在开发套件上完成从功能仿真到硬件验证的全流程测试。
2.4. 设计过程
本节讨论OFDM调制器的设计过程，从MATLAB模型的实现到莱迪思FPGA的实现。
2.4.1. 开发流程
基于莱迪思FPGA的OFDM调制器设计流程，始于在MATLAB中实现初始模型。此阶段需根据需求参数完成调制器建模。并通过功率谱密度（PSD）图验证调制器输出。生成的调制符号与sinc滤波器系数随后被移植至莱迪思Avant™ FPGA平台。选择Avant FPGA的关键在于其硬核DSP模块与嵌入式存储器的理想组合，能够平衡处理能力与存储容量。这些组件被集成至ROM IP核与FIR IP核中，确保无缝数据处理。此外，其他关键FPGA IP（如iFFT模块）需根据调制符号生成时所用的FFT点数进行配置。
随后，这些IP核将与手写RTL模块（包括循环前缀模块）整合，构建完整设计。为确保设计的功能正确，需在QuestaSim™莱迪思版中进行RTL级仿真，并将仿真结果与MATLAB仿真数据细致比对以验证其准确性。
最终阶段需将设计部署至莱迪思FPGA开发套件。在此环节，硬件输出结果需与RTL仿真数据严格比对。若验证过程中发现偏差，需启动全面调试并回溯前期阶段实施修正，从而确保OFDM调制器设计达到稳健可靠的目标（参见图2）。
图2. 调制器设计开发流程
2.4.2. FPGA设计模块
本节将讨论FPGA中用于实现OFDM调制器的模块。
2.4.2.1. ROM
MATLAB生成的OFDM调制符号在转换为定点格式之前被分成实部和虚部。然后将这些定点值转换为十六进制（HEX）格式，并存储在FPGA ROM中。在用户模式下，ROM内容被输入IFFT IP。图3显示了本设计中使用的莱迪思ROM IP配置示例。
图3. 用于存储调制符号实部的ROM IP配置
2.4.2.2. IFFT
在使用OFDM作为多载波调制技术的发射机中，OFDM符号的构建过程如下：首先在频域将输入位映射到64QAM调制符号的I路和Q路分量上，随后根据OFDM符号中子载波的数量，将这些调制符号按特定长度（即iFFT点数）进行排序。通过这种映射和排序操作，即可构建出OFDM符号的频域分量。为了传输这些信号，必须将其转换到时域进行表示。这一转换过程是通过快速傅里叶逆变换（iFFT）来实现的。
在该调制器设计中，每个64QAM符号被映射到一个频率子载波，并使用莱迪思FFT Compiler IP在逆模式下转换到时域。图4显示了本设计中使用的莱迪思FFT Compiler IP的配置示例。
图4. 逆模式FFT Compiler的配置IP
2.4.3. 循环前缀
循环前缀是提高数据传输可靠性和效率的基本要素。在本设计中，OFDM符号的最后64个采样在同一符号的开始处重复。这种有助于减少信号传输过程中的符号间干扰（ISI）。iFFT的输出进入手写编码的循环前缀块。
2.4.4. FIR Compiler IP
数据通路中的最后一个模块是滤波器。该滤波器作用于时域OFDM符号，旨在抑制子带信号的带外辐射，同时保持OFDM符号的复域正交特性。为实现这一目标，FIR滤波器需满足以下标准：
在子带内子载波上保持通带平坦性
陡峭的过渡带设计以最小化保护带需求
具备充分的阻带衰减性能
具有矩形频率响应（即sinc脉冲响应）的滤波器可满足上述标准。为实现因果性，需通过加窗方式实现该低通滤波器——具体而言，窗函数会对脉冲响应进行有效截断，并在其两端提供平滑过渡至零的衰减特性。
图5显示了频域中5个相邻子载波的示例图，幅度归一化为1，频率间隔为1。所示的子载波具有正交性。每个子载波在频域中表示为sinc函数。
图5. 相邻和正交子载波示例图
在采用FIR滤波器的OFDM系统中，子带OFDM信号会通过设计好的FIR滤波器进行处理。由于滤波器的通带与信号带宽相匹配，只有靠近频带边缘的少量子载波会受到显著影响。一个关键设计要点是，允许滤波器长度超过OFDM的循环前缀长度。通过采用加窗技术（结合软截断）的FIR滤波器设计，产生的符号间干扰被降至最低水平。
本设计中，首先使用MATLAB生成具有513个抽头系数的sinc函数，随后将这些参数导入FIR Compiler IP核。图6展示了本设计采用的莱迪思FIR Compiler IP核配置示例。
图6. FIR COMPILER IP配置
3、实现
OFDM调制器设计是使用Avant-X70 Versa板在Avant-X70器件中实现。OFDM调制器与JESD204B链路层和物理层连接，向射频前端ADRV9029发送数据。总共有4个JESD204B通道，每个通道的速度最高可达6.144Gbps。OFDM调制器和JESD204B IP在ADRV9029评估板上生成的153.6 MHz时钟上运行，见图 7。
图7. 互操作性测试设置框图：AVANT JESD204B和ADRV9029
3.1. 使用的软件和硬件
本设计使用的软件和硬件如下：
软件：
莱迪思Radiant™软件
tinySA®-App
MATLAB
硬件：
莱迪思Avant-X70（LAV-AT-X70-2LFG1156C）
莱迪思Avant-X70 Versa开发板
ADRV9029评估板
tinySA Ultra频谱分析仪
图8. AVANT-X70 VERSA开发板正面
3.2. 设计验证
Avant-X70 Versa板与ADRV9029评估板通过JESD204B连接，通过硬件上的互操作性测试，对该设计进行了验证。这一全面的验证过程确保了设计实现的稳健性和可靠性。以下章节介绍了所使用的测试方法。
3.2.1. 互操作测试
Avant-X70 Versa开发板通过板上的FMC连接到ADRV9029评估板。
使用SMA线将ADRV9029输出的射频信号连接到频谱分析仪，以采集PSD图。
将该图的带宽与理论值进行比较，以确保正确实现。
4、结果和讨论
4.1. AVANT-X70 VERSA开发板硬件测试
ADRV9029评估板输出的射频信号连接到频谱分析仪，以采集PSD图。PSD 的带宽使用标记进行测量。图9显示了其中一个射频信号输出的PSD图。
图9. 频谱分析仪上的PSD频谱图
从硬件测试结果中得出的主要结论如下：
PSD图呈矩形
测得的带宽 = 1052MHz - 947MHz = 105MHz
4.2. MATLAB仿真
MATLAB模型输出的OFDM调制器PSD图与频谱分析仪捕获的PSD频谱进行了比较。结果表明，MATLAB模型和硬件测试结果的PSD图的形状和带宽都相匹配。
图10. MATLAB模型输出的OFDM PSD图
4.3. 对结果的分析和解释
在表1所述的OFDM模式系统参数下，频谱分析仪捕捉到的PSD频谱带宽的预期理论计算如下：
OFDM带宽= 数据子载波数 x 子载波间距 x 过采样
= 700 X 15K x 10
= 105 MHz
PSD频谱的预期带宽为105 MHz，与MATLAB仿真和频谱分析仪绘图得出的带宽值相符。
5、结论
5.1. 研究及结果概述
本文提出了一种基于莱迪思FFT Compiler IP核、FIR Filter IP核与手动编写RTL代码协同设计的OFDM调制器实现方案。Avant-X70 Versa开发板及ADRV9029评估板通过JESD204B接口进行互操作性测试，实测结果表明该设计具有高可靠性与稳定性。此外理论值和频谱分析仪采集的PSD频谱带宽结果相吻合，有效验证了设计的功能完整性。
5.2. 未来研究建议
今后的研究可侧重于以下领域：
OFDM解调器的开发：解调器将完成环回数据路径，在此可恢复接收到的OFDM符号，并与发送的符号进行核对。
6
本文使用的缩略语
0 条